

TỐI ƯU BỘ ĐIỀU KHIỂN PID CHO MẠCH CHUYỂN ĐỔI BUCK ĐIỆN ÁP THẤP SỬ DỤNG GIẢI THUẬT DƠI VÀ TIẾN HÓA KHÁC BIỆT

PID CONTROLLER OPTIMIZATION FOR LOW-VOLTAGE BUCK CONVERTERS USING BAT AND DIFFERENTIAL EVOLUTION ALGORITHMS

Lê Anh Đức¹, Vũ Minh Yến¹,
Nguyễn Huy Hoàng², Lê Văn Thái², Phạm Xuân Thành^{2,*}

DOI: <https://doi.org/10.57001/huih5804.2026.156>

TÓM TẮT

Nghiên cứu này giới thiệu phương pháp điều chỉnh các tham số của bộ điều khiển tỉ lệ-tích phân-vi phân (Proportional-Integral-Derivative - PID), K_p , K_i , K_d , cho mạch chuyển đổi buck DC-DC điện áp thấp, áp dụng các giải thuật tối ưu tự nhiên. Mục tiêu tối ưu là tối thiểu thời gian quá độ mạch và sai số điện áp đầu ra so với điện áp tham chiếu, trên một dải điện áp đầu vào thấp. Hai giải thuật đề xuất tại nghiên cứu này là giải thuật dơi (Bat Algorithm - BA) và giải thuật tiến hóa khác biệt (Differential Evolution - DE), trong đó, BA khai thác cơ chế định vị tiếng vang của loài dơi nhỏ, còn DE dựa trên sự tiến hóa thông qua ba bước: đột biến, lai ghép và chọn lọc. Kết quả mô phỏng chỉ ra rằng, phương pháp điều khiển PID sử dụng BA và DE có thời gian quá nhanh hơn khi tham chiếu với phương pháp sử dụng giải thuật tối ưu bầy đàn hạt gia tốc, đồng thời đảm bảo độ vọt lố điện áp đầu ra trên toàn dải, từ đó chứng minh tính khả thi của phương pháp đề xuất.

Từ khóa: Bộ điều khiển PID, mạch chuyển đổi buck điện áp thấp, giải thuật tối ưu tự nhiên, giải thuật dơi, giải thuật tiến hóa khác biệt.

ABSTRACT

This study introduces a proportional-integral-derivative (PID) controller design approach for low-voltage buck DC-DC converters using nature-inspired algorithms. Subject to PID variables, i.e., K_p , K_i , K_d , the objective is to minimize the transient time and the output voltage deviation from the reference output voltage over a low input voltage range. The proposed algorithms employed are the bat algorithm (BA) and differential evolution (DE), in which BA exploits the bats' echolocation behavior, while DE is based on the evolutionary process through three steps of mutation, crossover, and selection. Simulation results reveal that the PID controllers using BA and DE have a transient time faster than that of the accelerated particle swarm optimization algorithm while ensuring output voltage deviations, then demonstrating the effectiveness of the proposed approach.

Keywords: PID controller, low-voltage buck converters, nature-inspired algorithm, bat algorithm, differential evolution.

¹Trường Công nghệ Thông tin và Truyền thông, Đại học Công nghiệp Hà Nội

²Trường Điện - Điện tử, Đại học Công nghiệp Hà Nội

*Email: thanhpx@hauai.edu.vn

Ngày nhận bài: 18/02/2026

Ngày nhận bài sửa sau phản biện: 05/5/2026

Ngày chấp nhận đăng: 29/6/2026

1. GIỚI THIỆU

Mạch chuyển đổi buck DC-DC là mạch điện tử nền tảng, có chức năng giảm điện áp một chiều từ mức cao xuống mức thấp một cách ổn định và hiệu quả. Nhờ đặc

tính này, nó được áp dụng rộng rãi tại các hệ thống điện tử công suất, thiết bị di động, hệ thống nhúng và năng lượng tái tạo [1, 2]. Tuy nhiên, sự phi tuyến sinh ra trong quá trình chuyển mạch, cùng với sự thay đổi các tham số

mạch và ảnh hưởng của nhiễu bên ngoài, đã và đang chỉ ra thách thức đáng kể trong việc đảm bảo độ ổn định của điện áp đầu ra [3].

Để giải quyết vấn đề này, phương pháp điều khiển vòng kín thường được sử dụng [4]. Bộ điều khiển tỉ lệ - tích phân - vi phân (Proportional-Integral-Derivative - PID) là dạng điều khiển vòng kín phổ biến nhất, nhờ khả năng giảm thiểu sai số, tăng tốc độ đáp ứng và duy trì ổn định hệ thống [4]. Phương pháp điều chỉnh tham số PID cổ điển như Ziegler-Nichols bên cạnh việc chỉ phù hợp với các hệ thống có đáp ứng bước đơn, mạch điều khiển sử dụng phương pháp này thường có đáp ứng bước với độ vọt lố cao, làm suy giảm tính ổn định và hiệu năng của hệ thống khi môi trường vận hành thay đổi [5]. Điều này thúc đẩy quan tâm ngày càng lớn đến các phương pháp tối ưu có khả năng tự động điều chỉnh các tham số PID, giúp cải thiện tốc độ đáp ứng và sự ổn định hệ thống trong điều kiện vận hành thay đổi.

Nhiều năm gần đây, các giải thuật tối ưu tự nhiên đã và đang thu hút sự quan tâm ngày càng lớn trong việc nâng cao hiệu năng điều khiển của các mạch chuyển đổi buck DC-DC. Ví dụ, tại [6], Hekimoğlu và cộng sự đã sử dụng giải thuật tối ưu cá voi để thiết kế bộ điều khiển PID không xảy ra hiện tượng vọt lố và có thời gian quá độ tốt hơn so với giải thuật di truyền. Tại [7], giải thuật tối ưu bầy đàn hạt được Debnath và cộng sự áp dụng để tối ưu tham số của bộ điều khiển PID nhằm giảm độ vọt lố, rút ngắn thời gian quá độ và duy trì đầu ra ổn định khi điện áp đầu vào hoặc tải thay đổi. Tại [8], Lam đã sử dụng giải thuật đàn kiến để tối ưu một biến thể của bộ điều khiển PID là PI, tức loại bỏ thành phần vi phân, giúp giảm đáng kể độ gợn sóng của dòng điện và điện áp đầu ra với hai mức điện áp tham chiếu khác nhau, nhưng không hạn chế được hiện tượng vọt lố.

Khác với các nghiên cứu trên chỉ xét trên một hoặc một vài mức điện áp đầu vào như các trường hợp khác nhau, nghiên cứu này tối ưu các tham số PID, K_p , K_i , K_d , nhưng xét trên một dải điện áp đầu vào. Cách tiếp cận này cho phép hệ thống có vùng hoạt động lớn hơn mà không cần bộ điều khiển PID cho từng điểm điện áp. Hai giải thuật được sử dụng để thiết kế bộ điều khiển PID là giải thuật dơi (Bat Algorithm - BA) và giải thuật tiến hóa khác biệt (Differential Evolution - DE). BA vận hành dựa trên cơ chế định vị tiếng vang, trong đó mỗi con dơi được đặc trưng bởi tần số, vận tốc và vị trí, được cập nhật liên tục theo khoảng cách đến vị trí tốt nhất hiện có. Trong khi đó, DE chọn ngẫu nhiên ba cá thể để thực hiện đột biến để đưa ra một vector hiện tại mang tính đa dạng hơn.

Vector này sau đó được lai ghép với cá thể gốc và chọn lọc được tiến hành để giữ lại cá thể tốt nhất. Thông qua quá trình lặp này, DE dần đưa các tham số PID theo hướng tối ưu hơn qua từng thế hệ. Kết quả mô phỏng chứng minh rằng cả bộ điều khiển PID được tối ưu bằng BA và DE đều đạt khả năng đáp ứng tức thời mà không xuất hiện độ lệch điện áp đáng kể. Ngoài ra, khi so sánh bộ PID và bộ PI, thành phần K_d đóng vai trò rất quan trọng trong việc điều khiển điện áp vọt lố trong quá trình hoạt động của mạch buck DC-DC mặc dù có giá trị thấp.

Bài báo được tổ chức như sau: Phần 2 trình bày mô hình hệ thống và xây dựng bài toán tối ưu. Phần 3 mô tả quá trình thiết kế bộ điều khiển PID dựa trên BA và DE. Phần 4 thảo luận hiệu suất của các đề xuất trước đó, trước khi kết luận ở Phần 5.

Ký hiệu: s và S là các số vô hướng; $\mathbf{s}$ là một vector cột trong khi $\mathbf{S}$ là một ma trận; $(\cdot)^T$ là phép chuyển vị của một vector hoặc ma trận; $s^{(i)}$ là giá trị của s tại vòng lặp thứ i ; $\mathbb{R}$ là tập số thực; $N(0, 1)$ và $U(0, 1)$ lần lượt là phân phối chuẩn và phân phối đều có trung bình bằng không và phương sai bằng một.


2. MÔ HÌNH HỆ THỐNG VÀ XÂY DỰNG BÀI TOÁN

2.1. Mô hình toán học phương pháp điều khiển PID


Vì mạch chuyển đổi buck DC-DC hoạt động phi tuyến và biến thiên theo thời gian, việc tuyến tính hóa là điều cần thiết trước khi tiến hành thiết kế. Một số phương pháp tuyến tính hóa đã được phát triển nhằm đơn giản việc mô hình hóa các bộ biến đổi chuyển mạch. Trong đó, phương pháp đồ thị luồng tín hiệu chuyển mạch, được phát triển dựa trên nguyên lý đồ thị luồng tín hiệu truyền thống và mở rộng cho các mạch chuyển mạch có tính phi tuyến [9]. Áp dụng phương pháp này, mạch chuyển đổi buck DC-DC tại hình 1 được mô hình hóa thành hàm truyền điện áp trong một chu kỳ làm việc được biểu diễn trên miền Laplace như sau:

$$G(s) = \frac{1/LC}{s^2 + s/RC + 1/LC} \quad (1)$$

trong đó, R , L và C đại diện lần lượt cho điện trở tải, độ tự cảm và điện dung.



Hình 1. Mạch chuyển đổi buck DC-DC



Hình 2. Sơ đồ khối hệ thống điều khiển PID cho mạch chuyển đổi buck DC-DC

Hình 2 biểu diễn sơ đồ khối của hệ thống điều khiển điện áp đầu ra cho mạch chuyển đổi buck DC-DC. Điện áp đầu ra V_{out} được so sánh với điện áp tham chiếu V_{ref} để tính toán sai số tại thời điểm t , $e(t) = V_{ref} - V_{out}(t)$. Sai số này được đưa vào bộ điều khiển PID, trong đó ba thành phần K_p , K_i và K_d được kết hợp để tạo ra tín hiệu điều khiển. Tín hiệu điều khiển của bộ điều khiển PID được biểu diễn như sau:

$$u(t) = K_p e(t) + K_i \int_0^t e(\tau) d\tau + K_d \frac{de(t)}{dt} \quad (2)$$

2.2. Xây dựng bài toán

Thời gian quá độ mạch được tính toán như sau:

$$T_s = \min \{n \mid |V_{out}(n) - V_{ref}| \leq \varepsilon, n \in \{t, t+1, \dots, T\}\} \quad (3)$$

Tại (3), thời gian quá độ là thời điểm đầu tiên mà điện áp đầu ra kết thúc quá trình quá độ với sai số $\varepsilon > 0$ rất nhỏ và T là điểm hoạt động cuối cùng của hệ thống. Điện áp đỉnh được xác định như sau:

$$V_p = \max \{V_{out}(t), t \in \{1, 2, \dots, T\}\} \quad (4)$$

Điện áp đỉnh tại (4) giúp tính toán sai lệch lớn hơn hoặc nhỏ hơn điện áp tham chiếu của giá trị điện áp đầu ra của mạch.

Đặt $\mathbf{K} = [K_p, K_i, K_d]^T \in \mathbb{R}_{++}^{3 \times 1}$, bài toán tối ưu để xuất với dải điện áp đầu vào V_{in} được biểu diễn như sau:

$$\begin{aligned} \min_{\mathbf{K}} \quad & \sum_{V_{in}} \left[T_{s, V_{in}} + Q(V_{p, V_{in}} - V_{ref})^2 \right] \\ \text{s.t.} \quad & \mathbf{K}_{\min} \leq \mathbf{K} \leq \mathbf{K}_{\max} \end{aligned} \quad (5)$$

trong đó, $\mathbf{K}_{\min} = [K_{p, \min}, K_{i, \min}, K_{d, \min}]^T \in \mathbb{R}_{++}^{3 \times 1}$ và

$\mathbf{K}_{\max} = [K_{p, \max}, K_{i, \max}, K_{d, \max}]^T \in \mathbb{R}_{++}^{3 \times 1}$. Hàm mục tiêu để xuất xét hiệu quả của hệ thống theo tổng giá trị các tiêu chí đánh giá: 1) thời gian quá độ mạch; 2) quân phương sai lệch điện áp đầu ra so với điện áp tham chiếu, trên toàn dải điện áp đầu vào. Từ đó, chỉ cần thiết kế một bộ tham số PID duy nhất thay vì từng bộ tham số cho từng điện áp

đầu vào khác nhau. Mục tiêu này giúp hạn chế sai số gặp phải khi đầu vào thay đổi do nhiễu hoặc các mục đích khác. Ngoài ra, Q là hệ số tỷ lệ giúp điều chỉnh mức độ ưu tiên giữa hai tiêu chí.

3. THIẾT KẾ BỘ ĐIỀU KHIỂN PID DỰA TRÊN BA VÀ DE

3.1. Phương pháp phạt cho bài toán tối ưu ràng buộc

Bài toán tối ưu (5) được viết lại như sau:

$$\begin{aligned} \min_{\mathbf{K}} \quad & \sum_{V_{in}} \left[T_{s, V_{in}} + Q(V_{p, V_{in}} - V_{ref})^2 \right] \\ \text{s.t.} \quad & C1: \mathbf{K}_{\min} - \mathbf{K} \leq 0, \\ & C2: \mathbf{K} - \mathbf{K}_{\max} \leq 0, \end{aligned} \quad (6)$$

Tuy nhiên, các giải thuật tối ưu tự nhiên nói chung và BA và DE nói riêng chỉ hoạt động với bài toán không ràng buộc. Do đó, áp dụng phương pháp phạt [10], bài toán trên có thể đưa về dạng không ràng buộc như sau:

$$\min_{\mathbf{K}} \quad O = F(\mathbf{K}) + P(\mathbf{K}) \quad (7)$$

trong đó,

$$F(\mathbf{K}) = \sum_{V_{in}} \left[T_{s, V_{in}} + Q(V_{p, V_{in}} - V_{ref})^2 \right] \quad (8)$$

$$\begin{aligned} P(\mathbf{K}) = & \beta_1 \max \{0, K_{p, \min} - K_p\}^2 + \beta_2 \max \{0, K_p - K_{p, \max}\}^2 \\ & + \beta_3 \max \{0, K_{i, \min} - K_i\}^2 + \beta_4 \max \{0, K_i - K_{i, \max}\}^2 \\ & + \beta_5 \max \{0, K_{d, \min} - K_d\}^2 + \beta_6 \max \{0, K_d - K_{d, \max}\}^2, \end{aligned} \quad (9)$$

trong đó, $\beta_1, \beta_2, \beta_3, \beta_4, \beta_5, \beta_6 > 0$ được gọi là các hệ số phạt.

3.2. Giải thuật dơi

Ba quy tắc nền tảng cho BA: 1) bằng cách sử dụng sóng siêu âm để xác định khoảng cách, mỗi con dơi có khả năng phân biệt được vật cản trong môi trường nền và con mồi; 2) các con dơi bay ngẫu nhiên với vận tốc $\mathbf{v}_i$ tại vị trí $\mathbf{K}_i$ tương ứng với độ vang A và tần số $f_i \in [f_{\min}, f_{\max}]$. Tùy thuộc vào khoảng cách đến mục tiêu, chúng có thể tự động điều chỉnh tần số và tốc độ phát xung r ; 3) độ vang giảm dần trong quá trình tìm kiếm. Tuy nhiên, tại nghiên cứu này, cả A và r đều được cố định cho sự đơn giản của thuật toán.

Tần số sóng âm được xác định như sau:

$$f_i = f_{\min} + (f_{\max} - f_{\min}) \text{rand} \quad (10)$$

trong đó, $\text{rand} \sim U(0, 1)$. Vận tốc và vị trí tại thế hệ thứ t của đàn dơi được viết như sau:

$$\mathbf{v}_i^{(t)} = \mathbf{v}_i^{(t-1)} + (\mathbf{K}_i^{(t-1)} - \mathbf{K}_*) f_i \quad (11)$$

$$\mathbf{K}_i^{(t)} = \mathbf{K}_i^{(t-1)} + \mathbf{v}_i^{(t)} \quad (12)$$

trong đó, $\mathbf{K}^*$ là vị trí tốt nhất hiện tại. Quy trình thực hiện phương pháp tối ưu tham số PID sử dụng BA được triển khai thông qua Thuật toán 1, với $\mathbf{K} \in [\mathbf{K}_{\min}, \mathbf{K}_{\max}]$ và $randn \sim N(0, 1)$.

Thuật toán 1. Quy trình thực hiện phương pháp tối ưu tham số PID sử dụng BA.

1: Khởi tạo: số lượng dời P , thể hệ tối đa l_T , độ vang A , tốc độ phát xung r , giới hạn tần số f , giới hạn tham số $\mathbf{K}$;

2: **for** $i = 1:P$

3: Khởi tạo ngẫu nhiên quần thể nghiệm ban đầu:

$$\mathbf{K}_i = \mathbf{K}_{\min} + (\mathbf{K}_{\max} - \mathbf{K}_{\min})rand;$$

4: Mô phỏng mạch chuyển đổi buck DC-DC cho từng nghiệm $\mathbf{K}_i$;

5: Tính giá trị hàm chi phí theo (7);

6: **end**

7: Tìm nghiệm tốt nhất và chi phí tốt nhất của quần thể ban đầu: $\mathbf{K}^*$ và O^* ;

8: **while** $t < l_T$

9: **for** $i = 1:P$

10: Cập nhật tần số để tạo ra nghiệm mới theo công thức (10);

11: Cập nhật vận tốc và vị trí theo công thức (11) và (12);

12: **if** $rand > r$

13: Tạo ra nghiệm cục bộ quanh nghiệm tốt nhất:

$$\mathbf{K}_{i,new} = \mathbf{K}^* + 0.01(\mathbf{K}_{\max} - \mathbf{K}_{\min})randn;$$

14: **end if**

15: Áp dụng giới hạn và đánh giá chi phí O_{new} cho nghiệm mới;

16: **if** $O_{new} < O^* \&\& rand < A$

17: Chấp nhận nghiệm mới;

18: **end if**

19: Cập nhật O^* và $\mathbf{K}^*$ tốt nhất hiện tại;

20: **end for**

21: **end while**

22: **return** $\mathbf{K}^*$.

3.3. Giải thuật tiến hóa khác biệt

DE tối ưu dựa trên cơ chế tiến hóa, bao gồm ba bước chính: đột biến, lai ghép và chọn lọc. Trong quá trình đột biến, với mỗi cá thể $\mathbf{K}_i$, ba vector khác nhau $\mathbf{K}_a$, $\mathbf{K}_b$ và $\mathbf{K}_c$ được chọn ngẫu nhiên từ quần thể để tạo ra vector hiển tạng tại thế hệ thứ t như sau:

$$\mathbf{v}_i^{(t+1)} = \mathbf{K}_a^{(t)} + F(\mathbf{K}_b^{(t)} - \mathbf{K}_c^{(t)}) \quad (13)$$

trong đó, F là trọng số khác biệt quyết định mức độ nhiễu loạn. Từ vector này, một vector thử nghiệm được tạo ra thông qua lai ghép xác suất theo từng thành phần:

$$\mathbf{u}_{j,i}^{(t+1)} = \begin{cases} \mathbf{v}_{j,i}^{(t+1)} & rand \leq C_r \\ \mathbf{K}_{j,i}^{(t)} & rand > C_r \end{cases}, j \in \{1, 2, 3\} \quad (14)$$

trong đó, C_r là xác suất lai ghép. Bước chọn lọc sau giúp giữ lại cá thể tốt hơn theo quy tắc:

$$\mathbf{K}_i^{(t+1)} = \begin{cases} \mathbf{u}_i^{(t+1)} & O(\mathbf{u}_i^{(t+1)}) \leq O(\mathbf{K}_i^{(t)}) \\ \mathbf{K}_i^{(t)} & O(\mathbf{u}_i^{(t+1)}) > O(\mathbf{K}_i^{(t)}) \end{cases} \quad (15)$$

Thuật toán 2. Quy trình thực hiện phương pháp tối ưu tham số PID sử dụng DE.

1: Khởi tạo: số lượng cá thể P , thể hệ tối đa l_T , trọng số khác biệt F , xác suất lai ghép C_r , giới hạn các tham số K_p , K_i , K_d .

2: **for** $i = 1:P$

3: Khởi tạo ngẫu nhiên quần thể nghiệm ban đầu:

$$\mathbf{K}_i = \mathbf{K}_{\min} + (\mathbf{K}_{\max} - \mathbf{K}_{\min})rand;$$

4: Mô phỏng mạch chuyển đổi buck DC-DC cho từng nghiệm $\mathbf{K}_i$;

5: Tính giá trị hàm chi phí theo (7);

6: **end**

7: Tìm nghiệm tốt nhất và chi phí tốt nhất của quần thể ban đầu: $\mathbf{K}^*$ và O^* ;

8: **while** $t < l_T$

9: **for** $i = 1:P$

10: Chọn ngẫu nhiên 3 vector từ quần thể ban đầu để tạo ra một vector hiển tạng bằng hóa vị theo công thức (13);

11: **for** $j = 1:3$

12: Từ vector hiển tạng và cá thể gốc tạo nghiệm mới thông qua lai ghép xác suất từng thành phần theo công thức (14);

13: **end**

14: Áp dụng giới hạn và đánh giá mức độ thích nghi của nghiệm mới;

15: Chọn lọc cá thể tốt hơn theo công thức (15);

16: **end for**

17: **end while**

18: **return** $\mathbf{K}^*$.

Quy trình thực hiện phương pháp tối ưu tham số PID sử dụng DE được triển khai tại Thuật toán 2.

4. THẢO LUẬN VỀ HIỆU QUẢ PHƯƠNG PHÁP ĐỀ XUẤT

4.1. Thiết lập tham số mô phỏng

Bảng 1 trình bày các tham số chính của mạch chuyển đổi buck DC-DC. Dải điện áp đầu vào bắt đầu từ 3,7V đến 5V, một dải điện áp thấp thường được sử dụng để đánh giá các hệ thống mạch chuyển đổi buck DC-DC [11, 12], với bước nhảy 0,1V. R , L và C được tính toán từ công thức trong [1, 2], nhằm thiết lập bộ lọc đầu ra sao cho giảm độ gợn sóng và đáp ứng nhanh. Tần số chuyển mạch $f = 1\text{MHz}$ được lựa chọn vì đây là tần số chuyển mạch được sử dụng phổ biến trong mạch chuyển đổi buck DC-DC [13, 14], giúp tăng tốc độ đáp ứng của hệ thống.

Dựa trên các tham số tại bảng 1, hàm truyền điện áp của mạch chuyển đổi buck DC-DC ở (1) được biểu diễn như sau:

$$G(s) = \frac{1/2,805 \times 10^{-12}}{s^2 + s/1,32 \times 10^{-5} + 1/2,805 \times 10^{-12}} \quad (16)$$

Bảng 2 thể hiện các tham số của BA được sử dụng trong quá trình tối ưu bộ điều khiển PID. Kích thước quần thể P được khảo sát bắt đầu từ 10 đến 50 với bước nhảy là 20, nhằm đánh giá ảnh hưởng của quy mô quần thể đến hiệu quả tối ưu. Tần số định vị bằng tiếng vang f_i , dao động trong $[f_{\min}, f_{\max}] = [0, 2]$ để xác định con mồi. Độ vang và tốc độ phát xung được thiết lập cố định $A = r = 0,5$ để duy trì sự ổn định trong quá trình cập nhật nghiệm. Các hằng số phạt được đặt giống nhau bằng $100t^2$, với t là thế hệ thứ t . Giới hạn trên và dưới của K_p , K_i , K_d được tham khảo từ [6].

Bảng 1. Tham số của mạch chuyển đổi buck DC-DC

Tham số	Giá trị
Điện áp đầu vào, V_{in}	3,7 - 5V
Điện áp đầu ra, V_{out}	3,3V
Điện trở tải, R	3,3 Ω
Độ tự cảm, L	0,70125 μH
Điện dung, C	4 μF
Tần số chuyển mạch, f	1MHz

Bảng 2. Tham số của BA

Tham số	Giá trị
Kích thước quần thể, P	10, 30, 50
Độ vang, A	0,5
Tốc độ phát xung, r	0,5


Tần số định vị tiếng vang, f_i	[0, 2]
Giới hạn dưới, $K_{\min}$	[1, 1, 0,001]
Giới hạn trên, $K_{\max}$	[50, 10, 0,01]

Bảng 3. Tham số của DE

Tham số	Giá trị
Kích thước quần thể, P	10, 30, 50
Trọng số khác biệt, F	0,7
Xác suất lai ghép, C_r	0,9
Giới hạn dưới, $K_{\min}$	[1, 1, 0,001]
Giới hạn trên, $K_{\max}$	[50, 10, 0,01]

Bảng 3 biểu diễn các tham số của DE được sử dụng. Trong đó, trọng số khác biệt $F = 0,7$ được lựa chọn để tạo ra sự khác biệt giữa các cá thể trong quần thể, giúp quá trình đột biến sinh ra các nghiệm mới có tính đa dạng. Xác suất lai ghép $C_r = 0,9$ được đặt cao để các thành phần của nghiệm mới có nhiều khả năng được thừa hưởng từ vector đột biến, giúp quá trình tìm kiếm diễn ra liên tục. Các tham số còn lại được lựa chọn tương tự BA. Ngoài ra, tại cả hai phương pháp, hệ số tỷ lệ được đặt $Q = 1000$.


Để đánh giá tính hiệu quả và khả năng đáp ứng của bộ điều khiển PID được tối ưu bằng BA và DE, các kịch bản mô phỏng được thực hiện qua Matlab/Simulink 2023b. Hình 3 mô tả sơ đồ hệ thống điều khiển PID của mạch chuyển đổi buck DC-DC được mô phỏng thông qua Simulink. Trong đó, mạch buck DC-DC được mô hình hóa thành hàm truyền điện áp và được tính toán ở (16). Thời gian lấy mẫu được tính toán dựa trên tần số chuyển mạch theo công thức Nyquist.



Hình 3. Hệ thống điều khiển PID cho mạch chuyển đổi buck DC-DC trên Matlab/Simulink


4.2. Thảo luận hiệu quả các phương pháp

Sau đây, BA và DE được so sánh với giải thuật tối ưu phổ biến khác là tối ưu bầy đàn hạt gia tốc (Accelerated Particle Swarm Optimization - APSO). Cả ba phương pháp đều được áp dụng trong cùng điều kiện mô phỏng và tiêu chí đánh giá, bao gồm giá trị hàm chi phí, thời gian quá độ, và sai số điện áp đầu ra so với điện áp tham chiếu.



Hình 4. Giá trị chi phí qua 50 thế hệ của các giải thuật với kích thước quần thể khác nhau

Đầu tiên, hình 4 thể hiện giá trị chi phí theo số thế hệ cho ba phương pháp BA, DE và APSO với các kích thước quần thể khác nhau, sau 10 lần mô phỏng. Từ hình vẽ có thể thấy rằng, tại giai đoạn đầu của tối ưu với 20 thế hệ đầu, BA chỉ ra khả năng hội tụ nhanh hơn so với hai phương pháp còn lại, tại cả ba kích thước quần thể. Hiện tượng này xảy ra do nguyên lý hoạt động của BA dựa trên những bước di chuyển ngẫu nhiên trong không gian nghiệm, trong khi hai phương pháp còn lại dựa vào các cá thể xung quanh. Cũng tại giai đoạn này, chỉ với $P = 10$ APSO có tốc độ hội tụ nhanh hơn DE, trong khi với kích thước quần thể lớn hơn xảy ra hiện tượng ngược lại. Tại giai đoạn sau, APSO tỏ ra kém hiệu quả hơn so với hai phương pháp đề xuất khi thể hiện chi phí cao nhất. BA do hội tụ sớm sau khoảng 20 thế hệ tại $P = 50$, đến thế hệ cuối cùng có chi phí lớn hơn DE. Giữa ba phương pháp, APSO là phương pháp kém hiệu quả nhất khi chỉ xét tới khả năng tối thiểu hàm chi phí, bước đầu chứng minh hiệu quả của phương pháp đề xuất. Cũng từ hình vẽ, có thể kết luận rằng kích thước quần thể có ảnh hưởng lớn tới tốc độ hội tụ và hàm chi phí khi với mỗi bước nhảy quần thể, hiệu quả đều chỉ ra sự vượt trội cho cả ba phương pháp. Do đó, $P = 50$ được chọn cho toàn bộ phần đánh giá sau.



Hình 5. Giá trị chi phí qua 50 thế hệ của các giải thuật với bộ PID và PI

Sau khi xác định kích thước quần thể cho các phương pháp, nhóm tác giả so sánh xuyên suốt hiệu quả của bộ PID và bộ PI, để đánh giá hiệu quả của đề xuất. Hình 5 thể hiện giá trị chi phí theo số thế hệ cho ba phương pháp BA, DE và APSO bộ PID và PI, sau 10 lần mô phỏng. Từ hình 5, có thể quan sát được chi phí của cả ba phương pháp cho bộ PI thấp hơn rất nhiều so với bộ PID và xấp xỉ bằng nhau. Tuy nhiên, xuyên suốt 50 thế hệ tối ưu, chi phí của bộ PI gần như không đổi. Ngược lại, đối với PID, như đã thảo luận tại hình 4, quá trình tối ưu của bộ này vẫn diễn ra trong các thế hệ.


Bảng 4. Các tham số PID và PI được tối ưu

Phương pháp	PID			PI	
	K_p	K_i	K_d	K_p	K_i
BA	49,6560	7,7749	0,0010	47,2390	7,7303
DE	49,5589	3,3491	0,0010	48,9944	7,4217
APSO	40,7653	5,0981	0,0010	41,1277	2,9368

Bảng 4 thể hiện bộ tham số PID và PI tốt nhất của từng phương pháp sau 30 lần mô phỏng, tức 10 lần với mỗi giá trị của quần thể. Đối với bộ PID, có thể thấy rằng, so với BA và DE, APSO đưa ra K_p một sự chênh lệch lớn. Trong khi đó, mỗi phương pháp lại đưa ra các giá trị K_i khác nhau và K_d gần như trùng khớp ở giới hạn dưới. Xu hướng K_p của bộ PID cũng được thể hiện tại bộ PI, khi mỗi phương pháp chỉ ra một giá trị khác nhau. Tuy nhiên tại bộ này, K_i của APSO thấp hơn nhiều so với hai phương pháp còn lại. Từ đây có thể nhận xét rằng bài toán phi tuyến trong tối ưu tham số PID/PI có rất nhiều cực bộ và khó tìm được lời giải toàn cục. Đặc biệt, mặc dù K_d đạt giá trị giới hạn dưới nhưng khi bỏ đi thành phần này, tức bộ PI, không gian nghiệm và lời giải cũng xảy ra sự thay đổi lớn cả về xu hướng và giá trị.

Bộ tham số tại bảng 4 là bộ tham số tối ưu của nghiên cứu này và nhóm tác giả sau đây sử dụng các bộ tham số này để kiểm tra lại hiệu quả của phương pháp đề xuất. Hình 6 biểu diễn đáp ứng điện áp đầu ra của các hệ thống điều khiển PID/PI cho mạch chuyển đổi buck DC-DC tại ba điểm điện áp cố định. Quan sát tổng quan từ hình vẽ, có thể kết luận rằng, mặc dù thành phần K_d của bộ PID chạm tới giá trị giới hạn dưới, nhưng đây là một thành phần quan trọng bậc nhất trong việc kiểm soát điện áp vọt lố của mạch chuyển đổi buck DC-DC. Tức là, khi thành phần K_d tồn tại, điện áp đầu ra tăng dần từ giá trị “không” tới điện áp đầu ra mục tiêu, trong khi đó, ở bộ PI, quá trình quá độ diễn ra theo một xu hướng khác, khi điện áp đầu ra xuất hiện sự dao động lên tới mức điện áp lớn hơn mức


V_{in} và sau đó dao động tắt dần và bão hòa tại điện áp đầu ra mục tiêu. Hiện tượng này chỉ ra sự quan trọng cho sự có mặt của thành phần vi phân trong bộ điều khiển PID. Cũng từ hình vẽ này, khi so sánh ba phương pháp tối ưu tự nhiên, có thể thấy rằng, BA và DE mặc dù tạo ra các bộ tham số PID khác nhau, nhưng đáp ứng đầu ra là tương đương với nhau và tốt hơn rất nhiều so với APSO. Nhưng đối với bộ PI, tại $V_{in} = 3,7V$ và $V_{in} = 4,5V$, BA thể hiện không tốt tại quá trình quá độ với sự dao động lớn. Trong khi đó, DE sinh ra sụt lỏ nhẹ tại $V_{in} = 4,5V$ và APSO mất ổn định trong một khoảng thời gian ngắn tại $V_{in} = 5V$. Ngoài ra, hình 5 cũng có thể giải thích cho hiện tượng mặc dù độ vọt lỏ cao, bộ PI vẫn có chi phí tốt hơn bộ PID. Lý do chính tới từ hàm mục tiêu liên quan tới độ vọt lỏ khi trong quá trình quá độ, sai số điện áp giữa bộ PID và bộ PI so với điện áp đầu ra mục tiêu là lớn hơn. Do điện áp đầu ra của bộ PI tiệm cận giá trị đầu ra mục tiêu hơn, nên sinh ra hiệu giữa hai thành phần nhỏ hơn, từ đó chi phí của bộ này đạt giá trị thấp hơn so với bộ PID.



Hình 6. Điện áp đầu ra của mạch chuyển đổi buck DC-DC với hệ thống PID: (a) $V_{in} = 3,7V$, (b) $V_{in} = 4,5V$ và (c) $V_{in} = 5V$; hệ thống PI: (d) $V_{in} = 3,7V$, (e) $V_{in} = 4,5V$ và (f) $V_{in} = 5V$


Hình 7 đưa ra thời gian quá độ của các hệ thống điều khiển PID/PI cho mạch chuyển đổi buck DC-DC trên toàn dải điện áp đầu vào. Từ hình vẽ có thể thấy rằng, hai xu hướng khác biệt hoàn toàn giữa hai bộ PID và PI, khi bộ

PID thể hiện thời gian quá độ tốt dần khi V_{in} tăng, còn thực chất bộ PI chỉ ra sự riêng biệt tại từng điểm điện áp đầu vào. Tuy nhiên, khi xét tới thời gian quá độ trung bình, bộ PI có khả năng đạt tới các giá trị thấp hơn nhiều so với bộ PID, nhưng cũng có thể chạm tới giá trị rất lớn. Về cơ bản việc sử dụng bộ PID mang lại sự hiệu quả hơn do có thể kiểm soát thời gian quá độ. Khi so sánh ba phương pháp tối ưu tự nhiên cho bộ PID, có thể thấy rằng các phương pháp này có chung một xu hướng, như đã trình bày, tuy nhiên APSO luôn có thời gian quá độ chậm nhất so với hai phương pháp đề xuất xấp xỉ nhau.



Hình 7. So sánh thời gian quá độ của các hệ thống điều khiển (a) PID và (b) PI cho mạch chuyển đổi buck DC-DC trên toàn dải điện áp đầu vào

Cuối cùng, hình 8 biểu diễn độ lệch điện áp đỉnh của các hệ thống điều khiển PID/PI cho mạch chuyển đổi buck DC-DC trên toàn dải điện áp đầu vào. Có thể quan sát từ hình vẽ rằng, xu hướng độ lệch điện áp đỉnh của bộ PID giống với xu hướng thời gian quá độ, tuy nhiên giá trị độ lệch này là không đáng kể khi so với bộ PI với thang đo gấp 1000 lần và giá trị chênh lệch khoảng vài trăm lần tại từng điểm điện áp. Thậm chí xu hướng lệch của bộ PI tăng dần theo V_{in} , điều mà dễ dàng quan sát tại hình 6 đã thảo luận ở trên. So với BA và DE, APSO có độ lệch điện áp đỉnh xấp xỉ và tốt hơn nhẹ tại một vài điểm điện áp đầu vào, nhưng luôn thể hiện giá trị lớn nhất khi đường cong đạt đỉnh, ví dụ, $V_{in} = 3,8V$ và $V_{in} = 4,2V$.



Hình 8. So sánh độ lệch điện áp đỉnh của các hệ thống điều khiển PID cho mạch chuyển đổi buck DC-DC trên toàn dải điện áp đầu vào

5. KẾT LUẬN

Bài báo này đã thiết kế bộ điều khiển PID tối ưu cho mạch chuyển đổi buck DC-DC điện áp thấp thông qua

hai giải thuật tối ưu tự nhiên BA và DE. Với hàm mục tiêu tối thiểu thời gian quá độ và sai số điện áp đầu ra trên toàn dải điện áp đầu vào, thay vì chỉ tại một số mức điện áp cố định, kết quả cho thấy hai phương pháp đề xuất có khả năng tìm kiếm toàn cục tốt hơn so với APSO về tiêu chí thời gian quá độ và độ lệch điện áp đầu ra. Ngoài ra, khi so sánh bộ PID và bộ PI, mặc dù thành phần K_d trong bộ PID đạt giá trị thấp, nhưng nó đóng vai trò rất quan trọng trong việc điều khiển điện áp vọt lố trong quá trình hoạt động của mạch buck DC-DC. Trong tương lai, hướng nghiên cứu có thể mở rộng mô hình điều khiển sang các bộ biến đổi khác như: boost, buck-boost,...; kết hợp giải thuật lai giữa BA và DE để tận dụng ưu điểm của cả hai; và áp dụng phương pháp đề xuất trong môi trường thực nghiệm phần cứng để kiểm chứng tính khả thi và độ tin cậy.

LỜI CẢM ƠN

Các tác giả xin được cảm ơn sự hỗ trợ nghiên cứu từ Đại học Công nghiệp Hà Nội theo mã số tài trợ 47-2025-RD/HD-DHCN.

TÀI LIỆU THAM KHẢO

- [1]. I. Batarseh, A. Harb, *Power Electronics*. Cham: Springer International Publishing, 2018. doi: 10.1007/978-3-319-68366-9.
- [2]. R. W. Erickson, D. Maksimović, *Fundamentals of Power Electronics*. Cham: Springer International Publishing, 2020. doi: 10.1007/978-3-030-43881-4.
- [3]. Mohammad Bayati Poodeh, Saeid Eshtehardiha, Arash Kiyomarsi, Mohammad Ataei, "Optimizing LQR and pole placement to control buck converter by genetic algorithm," in *2007 International Conference on Control, Automation and Systems*, Seoul, South Korea: IEEE, 2195–2200, 2007. doi: 10.1109/ICCAS.2007.4406697.
- [4]. K. Ogata, *Modern control engineering*, 5th ed. Prentice Hall, 2022.
- [5]. J. C. Basilio, S. R. Matos, "Design of PI and PID controllers with transient performance specification," *IEEE Trans. Educ.*, 45, 4, 364–370, 2002. doi: 10.1109/TE.2002.804399.
- [6]. B. Hekimoglu, S. Ekinci, S. Kaya, "Optimal PID Controller Design of DC-DC Buck Converter using Whale Optimization Algorithm," in *2018 International Conference on Artificial Intelligence and Data Processing (IDAP)*, Malatya, Turkey: IEEE, 1–6, 2018. doi: 10.1109/IDAP.2018.8620833.
- [7]. A. Debnath, T. O. Olowu, S. Roy, I. Parvez, A. Sarwat, "Particle Swarm Optimization-based PID Controller Design for DC-DC Buck Converter," in *2021 North American Power Symposium (NAPS)*, College Station, TX, USA: IEEE, 1–6, 2021. doi: 10.1109/NAPS52732.2021.9654737.
- [8]. T.L. Le, "Firefly Algorithm-based Optimization of Control Parameters in DC Conversion Systems," *Eng. Technol. Appl. Sci. Res.*, 15, 2, 20588–20594, 2025. doi: 10.48084/etasr.9606.
- [9]. K. Smedley, S. Cuk, "Switching Flow-Graph nonlinear modeling technique," *IEEE Trans. Power Electron.*, 9, 4, 405–413, 1994. doi: 10.1109/63.318899.
- [10]. X. S. Yang, *Nature-inspired metaheuristic algorithms*, 2. ed. Frome: Luniver Press, 2010.
- [11]. B. Yuan, M.X. Liu, W. T. Ng, X.Q. Lai, "Hybrid Buck Converter With Constant Mode Changing Point and Smooth Mode Transition for High-Frequency Applications," *IEEE Trans. Ind. Electron.*, 67, 2, 1466–1474, 2020. doi: 10.1109/TIE.2019.2893826.
- [12]. S. J. Lee, et al., "A Design of a 100-MHz Fully Integrated Digital Pulse Width Modulation Three-Level Buck Converter Using Package Bond-Wire Inductor," *IEEE Access*, 13, 50032–50042, 2025. doi: 10.1109/ACCESS.2025.3552411.
- [13]. Y.C. Hsu, Y.D. Lin, J.Y. Lin, H.J. Chiu, "A Ripple-Based DC-DC Buck Converter with Random Switching Frequency," in *2019 4th International Conference on Intelligent Green Building and Smart Grid (IGBSG)*, Hubei, Yichang, China: IEEE, 72–75, 2019. doi: 10.1109/IGBSG.2019.8886167.
- [14]. L. S. Mai, S. A. Mussa, A. A. Schwertner, M. F. Schonardie, "A GaNFET Based 1MHz Switching DC-DC Three-Phase Interleaved Point of Load Buck Converter," in *2020 IEEE International Conference on Industrial Technology (ICIT)*, Buenos Aires, Argentina: IEEE, 421–425, 2020. doi: 10.1109/ICIT45562.2020.9067277.

AUTHORS INFORMATION

**Anh Duc Le¹, Minh Yen Vu¹, Huy-Hoang Nguyen²,
Van Thai Le², Xuan Thanh Pham²**

¹School of Information and Communications Technology, Hanoi University of Industry, Vietnam

²School of Electrical and Electronic Engineering, Hanoi University of Industry, Vietnam